



**Cuestión 1 (1P.)**

Dados los siguientes números binarios de 8 bits

$$a=11010101$$

$$b=01011111$$


efectúe las operaciones que se indican y determine el valor decimal del resultado, en los casos siguientes:

- a)  $c=a+b$ , suponiendo que a, b y c son números sin signo
- b)  $c=a+b$ , suponiendo que a, b y c son números con signo en complemento a 2
- c)  $c=a-b$ , suponiendo que a, b y c son números sin signo
- d)  $c=a-b$ , suponiendo que a, b y c son números con signo en complemento a 2

Indique en cuales de los casos anteriores existe desbordamiento y por tanto no se puede representar el resultado c con 8 bits.

**Cuestión 2 (1P.)**

Determine la función lógica **simplificada** que realiza el circuito de la figura. En el decodificador tenga en cuenta que la entrada de mayor peso es la S2 y la salida de mayor peso es la Q7.



**Cuestión 3 (1.25 P.)**


Dado el circuito secuencial de la figura, complete el cronograma de la hoja adjunta dibujando las formas de onda que se obtendrían en Q0, Q1 y Q2.

Notación:

C: Entrada de reloj, activa por flanco de subida


S: Entrada asíncrona de puesta a 1

R: Entrada asíncrona de puesta a 0



**Cuestión 4 (1 P.)**

A partir de la RAM de la figura:




- a) Dibuje el esquema de una RAM de 256x16, indicando todas las conexiones
- b) Dibuje el esquema de una RAM de 1Kx8, indicando todas las conexiones

**Cuestión 5 (1P.)**

En la figura se muestra una puerta lógica realizada en tecnología NMOS. Se pide:


- a) Determine la función lógica que realiza el circuito
- b) Dibuje el esquema de transistores de un circuito CMOS que realice la misma función lógica





**Problema 1 (2.25 P.)**

Se pretende realizar un circuito combinacional como el de la figura que consta de dos partes. C1 es un codificador con prioridad de 5 entradas con salidas codificadas en código binario. La prioridad de las entradas viene dada por el índice, siendo  $x_4$  la entrada más prioritaria y  $x_0$  la menos prioritaria. C2 es un circuito que convierte el número binario obtenido  $y_2y_1y_0$  a código Gray de 3 bits,  $z_2z_1z_0$ . En ambos casos, el bit más significativo es el de mayor índice.



Se pide

- 1) Realizar el circuito C1
  - a) sólo con puertas NOR de 2 entradas
  - b) sólo con multiplexores de 2 entradas de datos y 1 entrada de selección
- 2) Realizar el circuito C2
  - a) con puertas lógicas AND, OR e inversores
  - b) con un decodificador DM74LS138, como el de la hoja de catálogo que se incluye, y puertas lógicas

**Nota importante:** se valorará el uso del menor número de componentes en las soluciones

**Problema 2 (2.5 P.)**

Se pretende diseñar un circuito secuencial síncrono que tiene una entrada X y una salida Z. La señal de entrada X está sincronizada con el reloj del circuito (CLK) y presenta pulsos a nivel alto de duración variable. La señal de salida Z debe activarse ( $Z=1$ ) cuando se detecte un pulso válido en X. Un pulso se considera válido si tiene una duración de 2 ó 3 ciclos de reloj. Es decir, que si X tiene un pulso que dura 1 ciclo de reloj o más de 3 no se considerará válido.

Ejemplo:

X: 010111110111000  
Z: 00000000000100

Nótese que la salida Z sólo se activa cuando ha terminado el pulso en X y éste ha sido válido.

Se pide:

- a) Realice el diagrama de transición de estados del circuito según el modelo de Mealy
- b) Implemente el circuito para una codificación de los estados en binario natural, utilizando biestables T y puertas lógicas