



Universidad
Carlos III de Madrid


Instrumentación Electrónica con Microprocesador II: Procesadores Avanzados

Microprocesadores empotrados en FPGAs
MicroBlaze™. Descripción Hardware

Marta Portela García



INTRODUCCIÓN



Microblaze™

- Soft core de Xilinx®: Configurables. Permite elegir exactamente los recursos a implementar en nuestro sistema (CPU, periféricos e interfaces necesarios para nuestra aplicación en concreto)
- SoPC (System on Programmable Chip):
 - HW dedicado
 - IPs (Intellectual Property): MicroBlaze es un IP core de Xilinx
 - Flexibilidad


INTRODUCCIÓN

- Bloques lógicos
- Bloques de E/S
- Matrices de interconexión programables
- ...




- ALU
- Unidad de control
- Registros internos
- Periféricos
- ...

Familias de FPGAs Spartan y Virtex



MICROBLAZE: ARQUITECTURA INTERNA

- RISC de 32 bits. Arquitectura Harvard
- 70 opciones de configuración
- Optimizado en área: 3 etapas de pipeline
- Optimizado en prestaciones: 5 etapas de pipeline







MICROBLAZE: ARQUITECTURA INTERNA

- Caches de Datos en Instrucciones configurables.
 - Asociativa
- Controlador de memoria y unidad de protección de memoria opcional
- Floating-point unit (FPU)
 - Formato IEEE 754
- Barrel Shifter
- Multiplicador Hardware
 - Multiplicador de 32x32 que genera un resultado de 64-bits
- Divisor Hardware
- Canales FIFO Fast Simplex Link para acceso fácil y directo para aceleración HW
- Depuración HW y Módulo de traza
- Señales de interrupción



MICROBLAZE: ARQUITECTURA INTERNA


Architecture	Performance (DMIPs/MHz)	Maximum Clock Frequency (MHz)	Maximum Dhrystone Performance (DMIPS)
5-Stage Pipeline	1.19	235 (Virtex-5 FXT)	280
3-Stage Pipeline	0.95	106 (Spartan-3A DSP)	100



"MicroBlaze Processor Reference Guide Embedded Development Kit EDK 11.4" XILINX

MICROBLAZE: ARQUITECTURA INTERNA

- Depuración: Basado en JTAG
 - MicroBlaze Debug Module (MDM)
 - MicroBlaze Trace Module (XMTC)



“MicroBlaze Processor Reference Guide Embedded Development Kit EDK 11.4” XILINX

MICROBLAZE: ARQUITECTURA INTERNA

- Formato Big Endian para los datos con orden inverso de los bits

Table 1-2: Word Data Type

Byte address	n	n+1	n+2	n+3
Byte label	0	1	2	3
Byte significance	MSByte			LSByte
Bit label	0			31
Bit significance	MSBit			LSBit

*“MicroBlaze Processor Reference
Guide Embedded Development
Kit EDK 11.4” XILINX*

- Registros de propósito general
 - R0-R31
- Registros de propósito general SPR[x]
 - MSR (Machine Status) (1)
 - EAR (Exception Address) (3)
 - ESR (Exception Status) (5)
 - PC (Program Counter) (0)
 - FSR (FPU Status) (7)
 - BTR (Branch Target) (11)



MicroBlaze Processor Ref. Guide (Xilinx)

MICROBLAZE: FORMATO DE INSTRUCCIONES

- Todas las instrucciones son de 32 bits.
 - Tipo A: Hasta dos registros como operandos fuente y un registro como operando destino.
 - Tipo B: Un registro fuente, un operando inmediato de 16 bits (o 32) y un registro como operando destino.

Table 1-6: MicroBlaze Instruction Set Summary

Type A	0-5	6-10	11-15	16-20	21-31	Semantics
Type B	0-5	6-10	11-15	16-31		
ADD Rd,Ra,Rb	000000	Rd	Ra	Rb	0000000000	$Rd := Rb + Ra$
RSUB Rd,Ra,Rb	000001	Rd	Ra	Rb	0000000000	$Rd := Rb + \overline{Ra} + 1$
ADDC Rd,Ra,Rb	000010	Rd	Ra	Rb	0000000000	$Rd := Rb + Ra + C$
RSUBC Rd,Ra,Rb	000011	Rd	Ra	Rb	0000000000	$Rd := Rb + \overline{Ra} + C$

"MicroBlaze Processor Reference Guide Embedded Development Kit EDK 11.4" XILINX

MICROBLAZE: CONTROL DE FLUJO

Table 1-35: Vectors and Return Address Register File Location

Event	Vector Address	Register File Return Address
Reset	0x00000000 - 0x00000004	-
User Vector (Exception)	0x00000008 - 0x0000000C	Rx
Interrupt	0x00000010 - 0x00000014	R14
Break: Non-maskable hardware	0x00000018 - 0x0000001C	R16
Break: Hardware		
Break: Software		
Hardware Exception	0x00000020 - 0x00000024	R17 or BTR
Reserved by Xilinx for future use	0x00000028 - 0x0000004F	-

"MicroBlaze Processor Reference Guide Embedded Development Kit EDK 11.4" XILINX



Reset
HW Excepción
Ruptura no enmascarable
Ruptura
Interrupción
Excepción de usuario


- Excepciones: instrucciones ilegales, división por cero (divisor), overflow (FPU),... No se ejecuta la instrucción durante una excepción.
- Rupturas: Break in Progress flag en MSR (deshabilita interrupciones)
 - HW (Externa) → Ext_BRK and Ext_NM_BRK
 - SW (Interna)



MICROBLAZE: CONTROL DE FLUJO


- Interrupciones
 - Una fuente de interrupción externa
 - IE = 1 (Interrupt Enable) en MSR.
 - Activa por nivel o por flanco (configurable)
 - El flag de interrupción debe limpiarse por SW antes de salir de la función de atención a la interrupción.
 - Las interrupciones se ignoran si hay una excepción o ruptura en curso
- Excepción de usuario
 - Mediante una instrucción. Rx (Xilinx aconseja R15)

MICROBLAZE: SISTEMA



MICROBLAZE: BUSES

- **Local Memory Bus (LMB).**- Proporciona acceso en un único ciclo al bloque RAM de doble puerto disponible en el chip.
- **Processor Local Bus de IBM (PLB).**- Bus síncrono de altas prestaciones que proporciona conexión a los periféricos integrados.
 - Hasta 16 maestros y cualquier número de esclavos
 - Implementaciones del bus de datos configurable: 32, 64, 128 bits
- **On Chip Peripheral Bus (OPB).**- Proporciona conexión a los periféricos externos.
- **Fast Simple Link (FSL).**- Proporciona un canal de comunicación punto a punto entre una FIFO de salida y una de entrada. Utilizado para hardware a la medida.



Instrumentación Electrónica con Microprocesador II: Procesadores Avanzados

Microprocesadores empotrados en FPGAs
MicroBlaze™. Interfaz Binaria con la Aplicación

Marta Portela García



INTERFAZ CON LA APLICACIÓN

- Consideraciones a tener en cuenta para poder desarrollar una aplicación Software.
 - Tipos de datos
 - Utilización de registros
 - La pila
 - Modelo de memoria
 - Manejo de interrupciones y excepciones



TIPOS DE DATOS

Table 3-1: Data Types in MicroBlaze Assembly Programs

MicroBlaze data types (for assembly programs)	Corresponding ANSI C data types	Size (bytes)
data8	char	1
data16	short	2
data32	int	4
data32	long int	4
data32	float	4
data32	enum	4
data16/data32	pointer ^a	2/4

a. Pointers to small data areas, which can be accessed by global pointers are data16.

“MicroBlaze Processor Reference Guide Embedded Development Kit EDK 11.4” XILINX



UTILIZACIÓN DE REGISTROS

- Los 32 registros de propósito general se clasifican en:
 - Volátiles.- Almacenan valores temporales que no se mantienen a través de llamadas a funciones.
 - No volátiles.- Mantienen el valor a través de las llamadas a funciones. Si se van a usar en una función puede ser necesario almacenar el valor original en la pila para luego poder recuperarlo.
 - Dedicados.- No deber ser utilizados por el programador para otro fin
- Los registros especiales no están mapeados en el fichero de registros



UTILIZACIÓN DE REGISTROS

Register	Type	Enforcement	Purpose
R0	Dedicated	HW	Value 0
R1	Dedicated	SW	Stack Pointer
R2	Dedicated	SW	Read-only small data area anchor
R3-R4	Volatile	SW	Return Values/Temporaries
R5-R10	Volatile	SW	Passing parameters/Temporaries
R11-R12	Volatile	SW	Temporaries
R13	Dedicated	SW	Read-write small data area anchor
R14	Dedicated	HW	Return address for Interrupt
R15	Dedicated	SW	Return address for Sub-routine
R16	Dedicated	HW	Return address for Trap (Debugger)
R17	Dedicated	HW, if configured to support HW exceptions, else SW	Return address for Exceptions
R18	Dedicated	SW	Reserved for Assembler/Compiler Temporaries
R19	Non-volatile	SW	Must be saved across function calls. Callee-save
R20	Dedicated or Non-volatile	SW	Reserved for storing a pointer to the Global Offset Table (GOT) in Position Independent Code (PIC). Non-volatile in non-PIC code. Must be saved across function calls. Callee-save
R21-R31	Non-volatile	SW	Must be saved across function calls. Callee-save

LA PILA

- Se almacenan los datos en posiciones decrecientes de memoria. Al principio el puntero de pila tiene el valor máximo.




Figure 3-1: Stack Frame

"MicroBlaze Processor Reference Guide Embedded Development Kit EDK 11.4" XILINX

MODELO DE MEMORIA

- Área de datos de hasta 8 bytes (**Small Data Area**). Para variables globales inicializadas. A esta memoria se accede a través del registro R13 y un offset de 16-bits o indicando la dirección absoluta (32 bits).
- **Área de datos**. Se puede acceder utilizando el registro R13 o la dirección absoluta.
- **Área común**. Para variables globales no inicializadas. Se puede acceder utilizando el registro R13 o la dirección absoluta.
- **Literales o constantes**. Se almacenan en memoria de solo lectura. Se utiliza R2 para leer los valores.



Linker



MANEJO DE INTERRUPCIONES Y EXCEPCIONES

Table 3-4: Interrupt and Exception Handling

On	Hardware jumps to	Software Labels
Start / Reset	0x0	_start
User exception	0x8	_exception_handler
Interrupt	0x10	_interrupt_handler
Break (HW/SW)	0x18	-
Hardware exception	0x20	_hw_exception_handler
Reserved by Xilinx for future use	0x28 - 0x4F	-

"MicroBlaze Processor Reference Guide Embedded Development Kit EDK 11.4" XILINX



BIBLIOGRAFÍA:

“MicroBlaze Processor Reference Guide *Embedded Development Kit EDK 11.4*”
XILINX