

UNIVERSIDAD CARLOS III DE MADRID

# Guía Presentación Bloque 2 (Tema 2 y 3)

---

Departamento de Ingeniería de Sistemas y  
Automática

RAÚL PÉRULA MARTÍNEZ  
LUIS ENRIQUE MORENO LORENTE  
ALBERTO BRUNETE GONZALEZ  
CESAR AUGUSTO ARISMENDI GUTIERREZ  
DOMINGO MIGUEL GUINEA GARCIA ALEGRE  
JOSÉ CARLOS CASTILLO MONTOYA



Universidad  
Carlos III de Madrid



Esta obra se publica bajo una licencia Creative Commons Reconocimiento-NoComercial-CompartidIgual 3.0 España.



## Guía de presentación del bloque II (Tema 2. CPU: Introducción; y tema 3. Leyes sobre el aumento de prestaciones)

El segundo bloque de contenidos de la asignatura se centra en proporcionar una visión general de la unidad central de procesamiento (CPU) donde se describen sus componentes principales, así como métricas para medir sus prestaciones. Para ello, en primer lugar se presta atención a las dos principales arquitecturas de procesador, RISC y CISC. Estas arquitecturas muestran importantes diferencias como por ejemplo el número y formato de las instrucciones o el número de registros, lo que tiene un impacto directo sobre la complejidad hardware del procesador. Los procesadores CISC fueron los primeros en aparecer y aún existen hoy en día en computadores de propósito general, mientras que las arquitecturas RISC son utilizadas en máquinas de propósito específico, como supercomputadores y, más recientemente, en plataformas de videojuegos. Además, la técnica de diseño RISC ofrece alta capacidad de cómputo incluso en escalas pequeñas, lo que ha llevado a estas arquitecturas a conquistar el mercado de CPU integrados de bajo consumo de energía (dispositivos móviles).

Para profundizar en el estudio de las arquitecturas RISC, se propone la arquitectura MIPS, usada por múltiples universidades como ejemplo, aunque también se implementa en sistemas embebidos, como dispositivos móviles, dispositivos de red, y dispositivos de entretenimiento. De esta arquitectura se estudiarán las características de sus tres tipos de instrucciones. También es necesario prestar atención a la organización hardware de esta arquitectura. Por este motivo, este tema proporciona una primera aproximación a la distribución de los componentes dentro de la CPU (cauce), así como las fases de ejecución por las que pasa una instrucción.

El siguiente paso es evaluar la mejora que proporciona la segmentación. Para esto se define una serie de métricas, tales como la latencia, rendimiento, CPI y aceleración, que van a permitir cuantificar los beneficios de diferentes configuraciones para la arquitectura MIPS. Junto con estas métricas, se estudiarán técnicas para mejorar las prestaciones, como el reducir el número de ciclos por instrucción o acortar el periodo de reloj.

Para profundizar en el análisis de las prestaciones de una CPU es necesario estudiar las leyes sobre el aumento de prestaciones, que incluyen la **ley de Amdahl**, la **ley de Gustafson** y el **modelo de Sun-Ni**. Esto implica la definición de algunos conceptos básicos, como son el grado de paralelismo, el perfil de paralelismo y el paralelismo medio. Las leyes sobre el aumento de las prestaciones expresan cómo se comporta un sistema al variar algunos de



Universidad Carlos III de Madrid  
Departamento de Ingeniería de Sistemas y Automática

sus parámetros, como la carga computacional, el tiempo de cómputo o la cantidad de memoria disponible.