

Tema 3: Lenguaje Ensamblador

Sistemas Digitales Basados en Microprocesadores

Universidad Carlos III de Madrid
Dpto. Tecnología Electrónica

Nota 1: Las figuras utilizadas para ilustrar las características de los productos de ARM se han obtenido de las publicaciones técnicas disponibles en: <https://developer.arm.com/ip-products/processors>

- Modelo de Programador
- Mecanismos de Programación
 - Saltos
 - Subrutinas
 - Interrupciones
- Juego de Instrucciones
 - Transferencia de Datos
 - Aritméticas y Lógicas
 - Control de Flujo
 - Misceláneas
- Modos de Direccionamiento
- Ensamblador vs. Compiladores



Modelo del Programador

Modelo del Programador en el ARM7

- A la hora de programar una CPU, muchos elementos internos se ocultan (por ejemplo registros como el MAR, MBR, IR, etc)
- El Modelo de Programador establece el conjunto de elementos que son necesarios conocer, de la arquitectura interna de la CPU, para realizar programas
 - Modelo de memoria
 - Tipos de Datos
 - Modos de Operación
 - Registros
 - Mecanismos de Programación (se verán más adelante)

Modelo del Programador en el ARM7

- Modelo de Memoria:
 - El ARM7 direcciona bytes (es decir sus 32 bits de direcciones son de datos de 8 bits)
 - Se utiliza codificación little-endian
 - Los datos se pueden almacenar de forma alineada o no alineada.
 - El ARM7 puede trabajar con 3 tipos de datos:
 - Palabra (**word**) de 32 bits, que en memoria debe estar colocada alineada en múltiplos de 4
 - Semipalabra (**halfword**) de 16 bits, que en memoria debe estar colocada alineada en múltiplos de 2
 - Byte**, que en memoria puede colocarse en cualquier dirección



Modelo del Programador en el ARM7

- Tipos de Datos:
 - Además de los 3 tipos mencionados anteriormente, el ARM7 puede gestionar que cualquiera de ellos sea:
 - Con signo
 - Sin signo
- Modos de Operación:
 - Thread mode: para ejecutar aplicaciones software. Es el modo en el que entra la CPU cuando sale del estado de reset
 - Handler mode: para gestionar las excepciones. El procesador vuelve al modo Thread cuando ha terminado de procesar la excepción
- Niveles de privilegio para la ejecución de software:
 - Unprivileged: en este nivel, el software:
 - Tiene acceso limitado a algunas instrucciones
 - No puede acceder al reloj del sistema, al NVIC o al bloque de control del sistema
 - Puede tener acceso restringido a memoria o periféricos
 - Privileged: el software tiene acceso a todas las instrucciones y todos los recursos

Mecanismos de Programación

Mecanismos de Programación

- El desarrollo de un programa se realiza mediante la concatenación de instrucciones que se ejecutarán siguiendo un flujo lineal
- Sin embargo, ese flujo lineal se puede alterar mediante:
 - Saltos
 - Subrutinas (al igual que las llamadas a función en C)
 - Interrupciones (al igual que ya se ha visto)
- **Saltos:**
 - El programa continúa la ejecución en otro punto de la memoria
 - Se provoca mediante una instrucción de salto condicional B{cond} o incondicional, en la que se indica la dirección a la que saltar
 - Si se cumple la condición, esa instrucción realiza el cambio del valor del PC por el de la posición donde tiene que seguir el programa

Mecanismos de Programación

- **Subrutinas:**

- Se trata de un salto temporal, volviendo posteriormente a la instrucción siguiente a la del salto a subrutina
- Se utilizan para estructurar el programa en funciones a las que se llama repetidas veces (optimizan código)
- La CPU obtiene la dirección de salto de los bits que acompañan al opcode
- Antes de realizar el salto, la CPU debe guardar el contenido del PC, para recuperarlo posteriormente (cuando se de la instrucción de volver)
- Las instrucciones, en el caso del ARM7, se denominan BL{cond} (*branch with link*), y guardan el valor del PC (R15) en el registro de link LR (R14)

Mecanismos de Programación

- **Interrupciones:**

- Es un mecanismo por el cual se permite que la CPU realice determinadas operaciones, cuando haya ocurrido un determinado evento externo
- Es como una subrutina, pero que no es llamada por el programador (no es una instrucción concreta en el programa)
 - Cada vez que se ejecuta, el programa principal puede estar en una instrucción u otra
- Cuando ocurre ese evento se pasa a ejecutar una subrutina, conocida como **Rutina de Atención a la Interrupción** o como **Rutina de Servicio**
 - Antes de entrar a ejecutar la Rutina de Servicio, la CPU tiene que guardar el valor del PC y el contexto (que en su versión mínima es el SR)
 - En algunas CPUs también se inhiben las interrupciones
 - Se termina la ejecución de la Rutina de Servicio recuperando el contexto (el valor del PC y del registro de estado)

Mecanismos de Programación

- **Interrupciones:**

- La Rutina de Servicio es algo que se puede ejecutar en cualquier momento, y que está interrumpiendo el curso normal del programa
 - Entre la CPU y el programador se debe garantizar que, cuando se vuelve de la Rutina de Servicio, la CPU se encuentra en las mismas condiciones que si no se hubiese producido la interrupción (salvo modificaciones intencionadas)
 - Debe ser una rutina razonablemente corta y efectiva, que no deje al programa en una espera demasiado larga (un cuelgue)
 - Tradicionalmente tendrá que comunicar al programa principal que ha ocurrido una interrupción y las consecuencias de la misma
- Una CPU puede tener varias fuentes de interrupción, y pueden estar activas más de una al mismo tiempo
 - Algunas estarán activadas por defecto, mientras otras habrá que activarlas

Juego de Instrucciones

Juego de Instrucciones del ARM7

- El Juego de Instrucciones del ARM7 es reducido en número de instrucciones, pero muy amplio en variantes de las mismas
 - Por ejecución condicional
 - Por modo de direccionamiento y tamaño de la palabra utilizada
- Para simplificar la explicación se van a seguir las siguientes pautas:
 - Se comentará primero las distintas instrucciones
 - Después se detallarán:
 - las condiciones de ejecución para las instrucciones
 - la forma de referirse a los distintos operandos (direccionamiento)
- La complejidad del Ensamblador de una CPU hace que para este curso se realicen una serie de simplificaciones
 - De esta forma se facilita un conocimiento general que le otorgue al alumno la capacidad futura de analizarlo con detalle

Simplificaciones en el Curso

- Todas las instrucciones van a poder ser condicionales
 - Esto se refleja en que cada mnemónico de instrucción va seguido, opcionalmente por un código de condición {cond}
 - Durante este curso **no se van a utilizar los códigos de condición en ninguna instrucción salvo en las de Salto Condicional**
 - Por tanto se ignorará en todas la parte {cond} salvo en B{cond}
- Muchas instrucciones pueden determinar si modifica o no el registro de estado
 - **En este curso se va a considerar que todas aquellas instrucciones que puedan modificar el registro de estado, lo van a hacer**
 - Toda instrucción que pueda utilizar el parámetro {S}, se le pondrá de forma fija (MOVS, ADDS, etc.)
- Sobre la posibilidad de que una instrucción pueda realizar más de una operación (tal como un desplazamiento unido a una suma), esto SÍ que se va a utilizar, y por tanto no se simplificará el formato del <op2>
- La utilización avanzada de la Arquitectura Interna (gestiones de registros de estados, salvaguardas, pilas, etc.) se va a simplificar al máximo

Tipos de Instrucciones

- Hay que tener en cuenta que hay fundamentalmente dos tipos de instrucciones:
 - Transferencia de datos con memoria: utilizará un operando que llamaremos <am2> o <am3>, el cual está relacionado con cómo se indica la dirección de memoria (esto se verá más adelante)
 - De tipo general: el segundo operando puede tener muchas variantes, por lo que normalmente se va a denotar como <op2>, y nunca será una posición de memoria
- Las instrucciones se van a desglosar en:
 - Transferencia de Datos
 - Entre memoria y CPU
 - Entre registros
 - Aritméticas y Lógicas
 - Control de Flujo
 - Misceláneas (no se van a ver)
- Los desplazamientos y rotaciones no son instrucciones específicas, sino forma de tratar uno de los operandos (<Op2>)

Transferencia de Datos con Memoria



Mnemónico	Función	Sintaxis	RTL	N	Z	C	V
LDR (Load Register)	Carga una <i>word</i>	LDR{cond} Rd, <am2>	Rd ← (<am2>) ₃₂	-	-	-	-
	Carga un <i>byte</i>	LDR{cond}B Rd, <am2>	Rd ← 000000:(<am2>) ₈	-	-	-	-
	Carga un <i>byte</i> con signo	LDR{cond}SB Rd, <am3>	Rd ← (<am3>) _{8,sign_ext32}	-	-	-	-
	Carga una <i>halfword</i>	LDR{cond}H Rd, <am3>	Rd ← 0000:(<am3>) ₁₆	-	-	-	-
	Carga una <i>halfword</i> con signo	LDR{cond}SH Rd, <am3>	Rd ← (<am3>) _{16,sign_ext32}	-	-	-	-
LDM	Carga múltiples registros	<i>Hay 7 variantes</i>		-	-	-	-
STR (Store Register)	Graba una <i>word</i>	STR{cond} Rd, <am2>	(<am2>) ₃₂ ← Rd	-	-	-	-
	Graba un <i>byte</i>	STR{cond}B Rd, <am2>	(<am2>) ₈ ← Rd _{7..0}	-	-	-	-
	Graba una <i>halfword</i>	STR{cond}H Rd, <am3>	(<am3>) ₁₆ ← Rd _{15..0}	-	-	-	-
STM	Graba múltiples registros	<i>Hay 6 variantes</i>		-	-	-	-

Transferencia de Datos entre Registros

Mnemónico	Función	Sintaxis	RTL	N	Z	C	V
MOV	Mueve un dato	MOV{cond}{S} Rd, <op2>	Rd ← <op2>	x	x	x	-
MVN	Mueve el negado del dato	MVN{cond}{S} Rd, <op2>	Rd ← !<op2>	x	x	x	-
PUSH	Mete registros en la pila	PUSH{cond} lista_de_reg	SP ← SP-4 (SP) ← lista_de_reg[i]	-	-	-	-
POP	Saca registros de la pila	POP{cond} lista_de_reg	lista_de_reg[i] ← (SP) SP ← SP+4	-	-	-	-
MRS	Mueve el SPSR a un Rd	MRS{cond} Rd, SPSR	Rd ← SPSR	-	-	-	-
	Mueve el CPSR a un Rd	MRS{cond} Rd, CPSR	Rd ← SPSR	-	-	-	-
MSR	Carga el SPSR ({f} indica que grupo/s se actualizan: c=[7:0], x=[15:8], s=[23:16], f=[31:24])	MSR{cond} SPSR_{f}, Rm	SPSR ← Rm	-	-	-	-
		MSR{cond} SPSR_{f}, #im	SPSR ← #im	-	-	-	-
	Carga el CPSR	MSR{cond} CPSR_{f}, Rm	CPSR ← Rm	x	x	x	x
		MSR{cond} CPSR_{f}, #im	CPSR ← #im	x	x	x	x

Mnemó.	Función	Sintaxis	RTL	N	Z	C	V
ADD	Suma	ADD{cond}{S} Rd, Rn, <op2>	$Rd \leftarrow Rn + \langle op2 \rangle$	x	x	x	x
ADC	Suma con acarreo	ADC{cond}{S} Rd, Rn, <op2>	$Rd \leftarrow Rn + \langle op2 \rangle + C$	x	x	x	x
SUB	Resta	SUB{cond}{S} Rd, Rn, <op2>	$Rd \leftarrow Rn - \langle op2 \rangle$	x	x	x	x
SBC	Resta con acarreo	SBC{cond}{S} Rd, Rn, <op2>	$Rd \leftarrow Rn - \langle op2 \rangle - !C$	x	x	x	x
RSB	Resta (inversa)	RSB{cond}{S} Rd, Rn, <op2>	$Rd \leftarrow \langle op2 \rangle - Rn$	x	x	x	x
MUL	Multiplica	MUL{cond}{S} Rd, Rm, Rs	$Rd \leftarrow Rm * Rs$	x	x	x	x
MLA	Multiplica y Acumula	MLA{cond}{S} Rd, Rm, Rs, Rn	$Rd \leftarrow Rm * Rs + Rn$	x	x	?	x
SDIV	Divide con signo	SDIV{cond}{S} Rd, Rn, Rm	$Rd \leftarrow Rn / Rm$	x	x	x	x
UDIV	Divide sin signo	UDIV{cond}{S} Rd, Rn, Rm	$Rd \leftarrow Rn / Rm$	x	x	x	x
UMULL	Multiplica unsigned long	UMULL{cond}{S} RdLo, RdHi, Rm, Rs	$RdHi:RdLo \leftarrow Rm * Rs$	x	x	?	?
UMLAL	Multiplica y Acumula unsigned long	UMLAL{cond}{S} RdLo, RdHi, Rm, Rs	$RdHi:RdLo \leftarrow Rm * Rs + RdHi:RdLo$	x	x	?	?
SMULL	Multiplica signed long	SMULL{cond}{S} RdLo, RdHi, Rm, Rs	$RdHi:RdLo \leftarrow Rm * Rs$	x	x	?	?
SMLAL	Multiplica y Acumula signed long	SMLAL{cond}{S} RdLo, RdHi, Rm, Rs	$RdHi:RdLo \leftarrow Rm * Rs + RdHi:RdLo$	x	x	?	?

Mnemó.	Función	Sintaxis	RTL	N	Z	C	V
AND	And lógico	AND{cond}{S} Rd, Rn, <op2>	Rd ← Rn & <op2>	x	x	x	-
EOR	Or exclusivo	EOR{cond}{S} Rd, Rn, <op2>	Rd ← Rn ^ <op2>	x	x	x	-
ORR	Or lógico	ORR{cond}{S} Rd, Rn, <op2>	Rd ← Rn <op2>	x	x	x	-
BIC	Bit clear	BIC{cond}{S} Rd, Rn, <op2>	Rd ← Rn & !<op2>	x	x	x	-
ORN	Or lógico negado	ORN{cond}{S} Rd, Rn, <op2>	Rd ← Rn !<op2>	x	x	x	-

Control de Flujo



Mnemó.	Función	Sintaxis	RTL	N	Z	C	V
CMP	Compara	CMP{cond} Rn, <op2>	Rn - <op2>	x	x	x	x
CMN	Compara con negado	CMN{cond} Rn, <op2>	Rn + <op2>	x	x	x	x
TST	Test	TST{cond} Rn, <op2>	Rn & <op2>	x	X	x	X
TEQ	Test de equivalencia	BIC{cond} Rn, <op2>	Rn ^ <op2>	x	x	x	x
B	Branch	B{cond} etiqueta	PC ← PC + <dir_rel>	-	-	-	-
BL	Branch con Link	BL{cond} etiqueta	LR ← PC; PC ← PC + <dir_rel>	-	-	-	-
BX	Branch y cambio de juego de instrucciones	BX{cond} Rn	T ← Rn[0]; PC ← Rn & 0xFFFFFFFF	-	-	-	-

Códigos para la Ejecución Condicional



Suffix	Flags	Meaning
EQ	Z = 1	Equal
NE	Z = 0	Not equal
CS or HS	C = 1	Higher or same, unsigned \geq
CC or LO	C = 0	Lower, unsigned $<$
MI	N = 1	Negative
PL	N = 0	Positive or zero
VS	V = 1	Overflow
VC	V = 0	No overflow
HI	C = 1 and Z = 0	Higher, unsigned $>$
LS	C = 0 or Z = 1	Lower or same, unsigned \leq
GE	N = V	Greater than or equal, signed \geq
LT	N \neq V	Less than, signed $<$
GT	Z = 0 and N = V	Greater than, signed $>$
LE	Z = 1 and N \neq V	Less than or equal, signed \leq
AL	Can have any value	Always. This is the default when no suffix is specified.

Modos de Direccionamiento

Modos de Direccionamiento

- Para ejecutar una instrucción hay que indicarle donde se encuentran sus operandos
 - Hay que indicarle la dirección donde se encuentran (sus **direcciones efectivas**)
- Para indicar la dirección donde se encuentra el operando se pueden utilizar distintos **modos de direccionamiento**
- Genéricamente se suelen mencionar lo siguientes:
 - Inherente o Implícito
 - Inmediato o Literal
 - Directo o Absoluto
 - Indirecto
 - Indirecto con Desplazamiento
 - Indexado
 - Relativo a PC

Modos de Direcccionamiento


- Inherente o Implícito:

- El operando se encuentra especificado por el propio código de la instrucción (opcode)



- Inmediato o Literal:


- El dato se encuentra en la propia instrucción, en los bits siguientes al opcode
 - El dato se suele poner precedido de #
 - Ejemplo MOV_S R2, #3
 - $R2 \leftarrow 3$



Modos de Direccionamiento


• Directo o Absoluto:

- El operando se encuentra en la dirección de memoria indicada en la instrucción (tras el opcode)
 - Ejemplo: LDR R1, **0x00000015**
 - $R1 \leftarrow (0x00000015)$
 - Este ejemplo es ficticio, ya que este modo de direccionamiento no usado en el ARM7
- Existe una variante denominada “Directo a Registro”, que es indicar que el dato se encuentra en uno de los registros internos del micro
 - Por ejemplo el R1 del primer operando del ejemplo anterior



• Indirecto:


- El operando se encuentra en la dirección de memoria que se encuentra especificada en un determinado registro o en otra posición de memoria
 - Ejemplo: LDR R1, **[R3]**
 - $R1 \leftarrow (R3)$



Modos de Direccionamiento

- **Indirecto con Desplazamiento:**

- La dirección efectiva del operando se obtiene al operar el contenido de un registro (que actúa de dirección base), con una determinada cantidad que viene indicada en los bits siguientes al opcode
- Ejemplo: LDR R1, [R3, #45]
 - $R1 \leftarrow (R3 + 45)$



- **Indirecto con Incremento:**

- Es un direccionamiento indirecto, pero donde el registro que da la dirección base se modifica:
- Previamente al cálculo de la dirección efectiva (**pre-incremento**)
- O posteriormente al cálculo de la dirección efectiva (**post-incremento**)
 - LDR R1, [R3], #4 // $R1 \leftarrow (R3)$; $R3 \leftarrow R3 + 4$

- **Indirecto con Decremento:**

- Análogo al de incremento. Existe **pre-decremento** y **post-decremento**
 - LDR R1, [R3], #-4 // $R1 \leftarrow (R3)$; $R3 \leftarrow R3 - 4$



Modos de Direccionamiento

- **Indexado:**

- Idéntico al indirecto con desplazamiento, pero en el que la cantidad que se le suma a la dirección base, está en otro registro
- Ejemplo: LDR R1, [R3, R8]
 - $R1 \leftarrow (R3 + R8)$
- Puede presentarse como variante el modo “indexado con desplazamiento”

- **Relativo a PC:**

- Se trata de un direccionamiento indirecto o indexado, donde la dirección base se encuentra en el PC
- Tradicionalmente se trata de la versión “indirecto con desplazamiento”
- Es el modo de direccionamiento utilizado por determinadas llamadas a subrutinas locales
- Ejemplo: LDR R1, [R15, #300]
 - $R1 \leftarrow (PC + 300)$




- La documentación del ARM7 suele hacer una clasificación de sus modos de direccionamiento, atendiendo a su momento de uso:
 - **Grupo 1 <op2>**: Para especifica el segundo operando en las instrucciones de procesamiento de datos
 - En las operaciones de transferencias de datos a/desde memoria, el operando que no es un registro se puede dar de las siguientes formas:
 - **Grupo 2 <am2>**: En operaciones de tamaño word o unsigned byte
 - Grupo 3 <am3>: En operaciones de tamaño halfword o signed byte
 - Grupo 4 <am4>: En operaciones de transferencia múltiple
 - Grupo 5 <am5>: En operaciones relativas a co-procesadores
 - No se cubrirán en este curso

Grupo 1: <op2>

- Se toma como ejemplo la instrucción ADD Rd, Rn, <op2>
 - El operando puede ser una constante o un registro con un desplazamiento opcional
- **Inmediato** (ADD Rd, Rn, #inmediato)
 - El operando inmediato tiene que ser un número de 8 bits, o ese número desplazado a la izquierda un número par de bits (entre 0 y 30)
 - Por lo tanto, todos los números de 32 bits no son válidos
- **Directo a Registro** (ADD Rd, Rn, Rm)
- **Directo a Registro, con el contenido del registro desplazado**
 - El desplazamiento puede ser:
 - ASR – desplazamiento aritmético a derechas
 - LSL – desplazamiento lógico a izquierdas
 - LSR – desplazamiento lógico a derechas
 - ROR – rotación a derechas
 - RRX – rotación a derechas de un único bit, introduciendo por la izquierda C
 - El número de bits a desplazar puede ser (salvo para RRX):
 - Un número inmediato (ADD Rd, Rn, Rm, LSL #inmediato)
 - El contenido de un registro (ADD Rd, Rn, Rm, LSL Rs)
 - Si S=1, entonces el flag C se actualiza con el valor del salida del registro de desplazamiento


Grupo 1: <op2>



Grupo 2: <am2>

- Se toma como ejemplo la instrucción LDR Rd, <am2>
- **Indirecto con Desplazamiento** (LDR Rd, [Rn, #+/-<offset_12>])
 - La dirección efectiva se obtiene sumándole o restándole a la dirección base (dada por Rn), el desplazamiento (positivo o negativo) dado de forma inmediata en 12 bits sin signo
 - $Rd \leftarrow (Rn + \text{<offset_12>})$ o también $Rd \leftarrow (Rn - \text{<offset_12>})$
- **Indexado** (LDR Rd, [Rn, +/-Rm])
 - La dirección efectiva se obtiene sumándole o restándole a la dirección base (dada por Rn) el contenido del registro índice (Rm)
 - $Rd \leftarrow (Rn + Rm)$ o también $Rd \leftarrow (Rn - Rm)$
- **Indexado con escalado por desplazamiento** (LDR Rd, [Rn, +/-Rm ASR #inmediato])
 - Al igual que en <op2>, los desplazamientos pueden ser ASR, LSL, LSR, ROR o RRX
 - $Rd \leftarrow (Rn + \text{Shift}(Rm))$ o también $Rd \leftarrow (Rn - \text{Shift}(Rm))$
- **Pre-incremento / Pre-decremento** (LDR Rd, [Rn, #offset]!)
 - Ídem a los anteriores, pero actualizando el contenido de la dirección base
- **Post-incremento / Post-decremento** (LDR Rd, [Rn], #offset)
 - Ídem a los anteriores, pero se utilizando Rn a posteriori (dir. efect. = Rn)

Grupos 2-3: <am2>, <am3>



Ensamblador vs. Compiladores


Ensamblador vs. Compiladores

- Programando en lenguaje ensamblador se puede considerar que cada instrucción corresponde a una instrucción en código máquina
 - Lo que implica en el ARM7 un único ciclo máquina para su ejecución
- Sin embargo, cuando programar en ensamblador se realiza utilizando Ensambladores:
 - Añaden al puro lenguaje ensamblador, funcionalidades de medio nivel que incluyen:
 - Definición de constantes
 - Definición de etiquetas, para referirse a otras posiciones del programa:
 - Posición de un salto
 - Ubicación de una variable o una constante
 - Inclusión de macros que faciliten la programación de algunas rutinas complejas y repetitivas
- En cualquier caso, se trabaja muy cercano al microcontrolador, de tal forma que no hay lugar a interpretaciones
 - Como línea general se puede decir que el resultado a nivel de ejecución es independiente del Ensamblador utilizado

Ensamblador vs. Compiladores

- Por el contrario, los compiladores de lenguajes de medio y alto nivel, tienen que interpretar el código escrito, y buscarle una traducción a lenguaje ensamblador
 - Cada compilador puede dar resultados muy distintos, tanto en número de instrucciones utilizadas, como en velocidad de ejecución
- Además tradicionalmente cada compilador suele permitir distintos niveles de optimización, de forma que se busque mejora en:
 - Tiempo de ejecución
 - Tamaño del código
- Esas interpretaciones ayudan por un lado al programador a desarrollar su solución, pero le hacen perder algo el control de la CPU
 - Además ya no puede saber cuantos ciclos máquina supondrán cada una de sus líneas de código
 - Casi todas las líneas de código escritas, pasan a convertirse en varias instrucciones de lenguaje ensamblador

Ensamblador vs. Compiladores



Ejemplos:

Opt. Nivel 0 en Código

- En lenguaje C:

```
espera (50000);
```

```
void espera(int tiempo) {
    int i;
    for (i=0; i<tiempo; i++);
}
```

- En ensamblador:

```
0x08002870 MOVW    r0,#0xC350
0x08002874 BL.W   espera
(0x0800285E)
```

```
0x0800285E MOVS   r1,#0x00
0x08002860 B     0x08002864
0x08002862 ADDS  r1,r1,#1
0x08002864 CMP   r1,r0
0x08002866 BLT  0x08002862
0x08002868 BX   lr
```

Opt. Nivel 3 en Código

- En lenguaje C:

```
espera (50000);
```

```
void espera(int tiempo) {
    int i;
    for (i=0; i<tiempo; i++);
}
```

- En ensamblador:

```
0x08001F00 MOVW    r0,#0xC350
0x08001F04 BL.W   espera
(0x08001EEE)
```

```
0x08001EF0 B     0x08001EF4
0x08001EF2 ADDS  r1,r1,#1
0x08001EF4 CMP   r1,r0
0x08001EF6 BLT  0x08001EF2
0x08001EF8 BX   lr
```

Ejemplos:

Opt. Nivel 0 en Código

- En lenguaje C:

```
espera (50000);
```

```
void espera(int tiempo) {
    int i;
    for (i=0; i<tiempo; i++);
}
```

- En ensamblador:

```
0x08002870 MOVW    r0,#0xC350
0x08002874 BL.W   espera
(0x0800285E)
```

```
0x0800285E MOVS   r1,#0x00
0x08002860 B      0x08002864
0x08002862 ADDS   r1,r1,#1
0x08002864 CMP    r1,r0
0x08002866 BLT   0x08002862
0x08002868 BX    lr
```

Opt. Nivel 3 en Tiempo

- En lenguaje C:

```
espera (50000);
```

```
void espera(int tiempo) {
    int i;
    for (i=0; i<tiempo; i++);
}
```

- En ensamblador:

```
0x080021C8 MOVW    r0,#0xC350
0x080021CC BL.W   espera
(0x080021B6)
```

```
0x080021B6 MOVS   r1,#0x00
0x080021B8 CMP    r1,r0
0x080021BA IT     LT
0x080021BC ADDLT  r1,r1,#1
0x080021BE BLT   0x080021B8
0x080021C0 BX    lr
```